

Information



C 574 C

2/88 (13)

vorläufige technische Daten

Hersteller: VEB Halbleiterwerk Frankfurt (O.)


Schneller 12 Bit-Analog-Digital-Wandler mit Mikroprozessorinterface

Der C 574 C ist ein kompletter Analog-Digital-Wandler mit einer Auflösung von 12 bit. Er kann ohne zusätzliche Treiber- und Peripheriebausteine mit 8 Bit- oder 16 Bit-Mikroprozessoren zusammengesaltet werden. Dabei werden Lese- und Umsetzstartkommandos unmittelbar dem Steuerbus entnommen. Die Ausgangsdaten können entweder als ein 12 Bit-Wort oder als zwei 8 Bit-Bytes gelesen werden. Weitere Vorteile sind:

- garantierte Linearität im Temperaturbereich 0 bis 20 °C
- interne 10 V-Referenz mit guter Stabilität
- typ. Leistungsaufnahme 390 mW.

Gehäuse: 28 poliges DIL-Gehäuse mit angelöteten Anschlüssen; Bauform: A2NF nach TGL 26713/02

Rastermaß: 2,54 mm ; Reihenabstand: 15,24 mm



A2NF TGL 26713/02

Bild 1: Gehäuse

Masse: ≈ 6 g

Anschluss	Belegung
1	Betriebsspannung für Logikteil U_{CC3}
2	Eingang $12/\bar{8}$
3	Eingang $\overline{CS\ 1}$
4	Eingang $A\bar{0}$
5	Eingang $R/\bar{C}$
6	Eingang $CS\ 2$
7	Betriebsspannung für Referenz U_{CC1}
8	Referenzspannungsausgang U_{OREF}
9	Analogmasse M_A
10	Referenzspannungseingang U_{IREF}
11	negative Betriebsspannung U_{CC2}
12	Eingang $B0$
13	Eingang für 10 V Spannungsbereich U_{I10}
14	Eingang für 20 V Spannungsbereich U_{I20}
15	Digitalmasse M_D
16	Datenbit 0 (LSB)
17-26	Datenbit 1-10
27	Datenbit 11 (MSB)
28	Ausgang Status SA




Bild 2: Blockschaltbild

Grenzwerte (gültig für den Betriebstemperaturbereich)

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung für Referenz ¹⁾	U_{CC1} ¹⁾	0	16,5	V
Betriebsspannung für Logikteil ¹⁾	U_{CC3} ¹⁾	0	7	V
negative Betriebsspannung ¹⁾	$-U_{CC2}$ ¹⁾	0	16,5	V
Eingangsspannung an Steuerungseingängen ($\overline{CS1}$, $CS2$, $R/\overline{C}$, $A\overline{\phi}$, $12/\overline{B}$)	U_{I2-6} ¹⁾	-0,5	$U_{CC3}+0,5$	V
Spannung am Referenzeingang ²⁾	U_{IREF} ²⁾	-12,0	12,0	V
Spannung am 20 V-Eingang ²⁾	U_{I20} ²⁾	-24	24	V
Spannung am 10 V-Eingang	U_{I10} ²⁾	-16,5	16,5	V
Spannung am Bipolaroffseteingang	$-U_{IB0}$ ²⁾	-16,5	16,5	V

¹⁾bezogen auf Digitalmasse²⁾bezogen auf AnalogmasseBetriebsbedingungen

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung für Referenz	U_{CC1}	11,4	16,5	V
Betriebsspannung für Logikteil	U_{CC3}	4,5	5,5	V
negative Betriebsspannung	$-U_{CC2}$	11,4	16,5	V
H-Eingangsspannung	U_{IH}	2,0	5,5	V
L-Eingangsspannung	U_{IL}	0	0,8	V
Umgebungstemperatur	θ_a	0	+70	°C

Elektrische Kenndaten

$$(U_{CC1} = -U_{CC2} = 15 \text{ V} \pm 0,45 \text{ V},$$

$$U_{CC3} = 5 \text{ V} \pm 0,25 \text{ V},$$



$$\theta_a = 0 \sim 70 \text{ °C})$$

	Kurzzeichen	min.	typ.	max.	Einheit
Stromaufnahme $U_{CC3} = 5,5 \text{ V} - 1\%$ $U_5 = 0 \text{ V}$	I_{CC3}	-		38,5	mA
Stromaufnahme $U_{CC1} = 16,5 \text{ V} - 1\%$	I_{CC1}	-		5,5	mA
Stromaufnahme $-U_{CC2} = 16,5 - 1\%$	$-I_{CC2}$	-		30	mA
Eingangs-High-Strom $U_{IH} 3 \dots 6 = 5,5 \text{ V} \pm 2\%$	I_{IH}	-		50	μA

Fortsetzung

	Kurzzeichen	min.	typ.	max.	Einheit
Eingangs-Low-Strom $U_{IL} 3 \dots 6 = 0,8 \text{ V} \pm 2\%$	I_{IL}	-50		50	μA
Referenzspannung mit Last $I_{OREF} = 1,5 \text{ mA} \pm 2,5\%$	U_{OREF}	9,875		10,125	V
Linearitätsfehler $U_{CC1} = -U_{CC2} = 11,4 \text{ V} \pm 1\%$	E_L	-1		1	LSB
minimale Auflösung ohne Fehlcode		11		-	Bit
Unipolaroffset	E_{OU}	-4		4	LSB
Nullpunktfehler im Bipolar- bereich	E_{ZP}	-12		12	LSB
Fullscale-Fehler	E_{FS}	-21		21	LSB
High-Ausgangsspannung $I_{OH} 16 \dots 27 = -0,5 \text{ mA} \pm 2\%$	U_{OH}	2,4		-	V
Low-Ausgangsspannung $I_{OL} 16 \dots 27 = 1,6 \text{ mA} \pm 2\%$	U_{OL}	-		0,4	V
Tristate-Reststrom $U_{OH} 16 \dots 27 = 5 \text{ V} \pm 2\%$	I_{OZH}	-		100	μA
$U_{OL} 16 \dots 27 = 0,8 \text{ V} \pm 2\%$	I_{OZL}	-100		-	μA
Umsetzzeit	t_c	-		40	μs
Betriebsspannungsunterdrückung $13,5 \text{ V} \leq U_{CC1} \leq 16,5 \text{ V}$ $-13,5 \text{ V} \geq U_{CC2} \geq -16,5 \text{ V}$	SVR	-2		2	LSB
Statusverzögerungszeit (von CS2)	$t_{DSC}(CS2)$		190		ns
Statusverzögerungszeit (von R/ $\bar{C}$)	$t_{DS}(R/\bar{C})$		360		ns
Datenzugriffszeit	$t_{DZD}^{1)}$		290		ns
Tristate-Verzögerungszeit	$t_{DDZ}^{2)}$		330		ns
minimale L-R/ $\bar{C}$ -Impulsbreite	$t_{WL}(R/\bar{C})$		200		ns
minimale H-R/ $\bar{C}$ -Impulsbreite	$t_{WH}(R/\bar{C})$		110		ns

1)



2)





Bild 3: Lastnachbildung zur Messung der Datenzugriffszeit

Bild 4: Lastnachbildung zur Messung der Tristate-Verzögerung

Wirkung der Steuersignale

CS2	$\overline{CS1}$	R/ $\overline{C}$	12/ $\overline{8}$	A $\emptyset$	Wirkung
L	X ¹⁾	X	X	X	inaktiv
X	H	X	X	X	inaktiv
H	L	L	X	L	12 Bit Umsetzung
H	L	L	X	H	8 Bit Umsetzung
H	L	H	verbunden mit Anschluß 1	X	Freigabe der Datenausgänge 12 Bit parallel
H	L	H	verbunden mit Anschluß 15	L	Freigabe der 8 höchstwertigen Bits
H	L	H	verbunden mit Anschluß 15	H	Freigabe der 4 niederwertigen Bits und Erzeugung von 4 folgenden Bits, mit L-Signal

1) beliebig

Bei Nutzung der byteseriellen Ausgabe (12/ $\overline{8}$ mit Digitalmasse verbunden), sind die Ausgangsstufen der 4 LSB (Anschluß 16 bis Anschluß 19) mit denen der 4 MSB (Anschluß 24 bis Anschluß 27) zu verbinden.

Es wird dann folgendes Format ausgegeben:


A $\emptyset$	Anschluß	27	26	25	24	23	22	21	20
L		B11	B1 $\emptyset$	B9	B8	B7	B6	B5	B4
H		B3	B2	B1	B $\emptyset$	L	L	L	L

Das Auslösen einer Funktion, die in der Tabelle dargestellt ist, erfolgt mit einer Flanke eines der Steuersignale $\overline{CS1}$, CS2 oder R/ $\overline{C}$, wenn die verbleibenden Signale die Bedingungen der Tabelle erfüllen.

Die Ausgänge sind im inhaltlichen Zustand des Schaltkreises, sowie während einer Umsetzung, hochohmig.

Eine ausgelöste Umsetzung kann nicht abgebrochen werden. In diesem Zustand werden alle Signale, die an den Eingängen anliegen, nicht bewertet.

Der Statusausgang SA zeigt mit H-Pegel an, daß gerade eine Umsetzung ausgeführt wird.



L-Impuls an R/C - Freigabe der Datenausgänge nach Umsetzung




Bild 5: Zeitdiagramme für vereinfachte Steuerung des A/D-Wandlers
(CS2, 12/8 an U_{CC3} ;
CS1, A0 an M_n)

H-Impuls an $R/\bar{C}$ - Freigabe der Datenausgänge während $R/\bar{C} = H$




Bild 6: Zeitdiagramm
für Umsetzstart-
und Leseope-
rationen




Bild 7: A/D-Wandler für unipolare Eingangsspannungen und 12-Bit-Ausgabe (vereinfachte Steuerung)

Applikationshinweise

- Die Betriebsspannungen sind nahe am Schaltkreis mit 47 μ F und 100 nF (keramischer Scheibenkondensator) abzublenden.
- Die Betriebsspannung U_{CC3} (+5 V) ist nach Digitalmasse (Anschluß 15), die Betriebsspannungen U_{CC1} , U_{CC2} (+15 V, -15 V) sind nach Analogmasse abzublenden.
- Die Betriebsspannungen sollten gut stabilisiert und müssen frei von hochfrequenten Störungen sein.
- Anschluß 9 (Analogmasse) muß direkt mit der Signalquellenmasse verbunden werden. Die Masse der 5 V-Betriebsspannung (Digitalmasse) und die Masse der 15 V-Betriebsspannungen (Analogmasse) sollten getrennt geführt und erst nahe am Schaltkreis verbunden werden.
- Der Analogeingangsstrom des A/D-Wandlers ist, bedingt durch das Umsetzverfahren, während des Umsetzens hochfrequent (Taktrate ca. 500 kHz) moduliert. Die Analogeingangsspannung muß unter diesen dynamischen Lastbedingungen konstant gehalten werden. Es ist eine Signalquelle mit geringer dynamischer Ausgangsimpedanz (bei 500 kHz) erforderlich.
- Der Steuereingang 12/8 ist nicht kompatibel und muß daher mit U_{CC3} bzw. Digitalmasse fest verbunden werden.
- Für Offset- und Endwertabgleich sind Spindeleinstellregler mit niedrigem Temperaturkoeffizienten zu verwenden.




Bild 8: Mikroprozessorgesteuerter A/D-Wandler für bipolare Eingangsspannungen (Bsp. für die Zusammenschaltung C 574 C und U 880 D)

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können daraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Änderungen im Sinne des technischen Fortschritts sind vorbehalten.



Herausgeber:
vab applikationszentrum elektronik berlin
im vab kombinat mikroelektronik

Mainzer Straße 25
Berlin, 1035
Telefon: 5 80 05 21, Telex: 011 2981 011 3055
