

# Information



## PLL - Synthesizer - Schaltkreis U 1056 D

Der U 1056 D ist eine PLL-Synthesizerschaltung in CSGT-HV-Technologie für die Abstimmung beliebiger VCO's.

Polgende Elemente sind im U 1056 D auf einem Chip integriert:

- asynchrone Serienschnittstelle mit Formatkontrolle zur Selektion von 17bit-Datenwörtern
- Auffangregister für alle zugeführten Daten
- Steuerleitungen (durch Pegelumsetzer TTL-kompatibel)
- Referenzfrequenzoszillator mit einem entkoppelten Oszillatorfrequenzausgang.

Zur Realisierung eines HF-Abstimmungssystems sind außer dem U 1056 D noch ein HF-Vorteiler (U 1059 D) und ein aktives Loop-Filter erforderlich.




Bild 1: Anschlußbelegung und Schaltungskurzzeichen

1) TP ist im Betriebsfall prinzipiell an USS zu legen.

#### Bezeichung der Anschlüsse:

FIN	Signaleingang für die zu teilende Frequenz
DATA	Eingang für die Daten der Teilerzahlen
CLCK	Taktsignal für die Datenübertragung
DLEN	Freigabesignal für die Datenübertragung
REFE	Referenzteilerwahl
QRZ	Oszillatoreingang für Referenzfrequenz (fmax = 4 MHz)
TP	Testpin (im Betriebsfall an USS)
CMOD	Ausgang zur Steuerung des Vorteilers
LOC	Lock-Detektor-Ausgang
PDN	Nachstimmausgang zur Frequenzverringerung
PU	Nachstimmausgang zur Frequenzerhöhung
CLO	entkoppelter Ausgang des Referenzfrequenzoszillators zur Ansteuerung
	weiterer Schaltungen
osc	Oszillatorausgang für die Referenzfrequenz
UDD	pos. Betriebsspannungsanschluß
UDDI	Speisespannung für Pegelkonverter
USS	Bezugspotential
The state of the s	




Bild 2: Gehäuseabmessungen

#### Beschreibung

Der integrierte Schaltkreis U 1056 D ist eine PLL-Synthesizerschaltung, die zumammen mit einem diodenabgestimmten Tuner, einem HF-Vorteiler und einem aktiven Loop-Filter ein komplettes Synthesizersystem für HF-Empfänger bildet.

Es können Eingangsfrequenzen bis max. 4 MHz verarbeitet werden.

Die Synthesizerschaltung besteht aus folgenden Teilschaltungen:

- einer Teilerschaltung für die Eingangsfrequenz, die aus einem 5bit-Swallow-Zähler und einem 10bit programmierbaren Teiler besteht; Das Teilerverhältnis wird von den letzten 15 bit des über den DATA-Eingang eingelesenen und zwischengespeicherten 17bit-Datenwortes bestimmt. Das Datenwort enthält kodiert das dem gewünschten Sender entsprechende Teilerverhältnis.
- einem 17bit-Auffangregister zum Speichern der 15bit-Daten für die Teilerzahl des Referenzteilers
- einer Formatkontrollschaltung, die zwischen Störsignalen und Datenwörtern mit 17 bit
   Wortlänge unterscheidet: Datenwörter mit anderer Wortlänge werden nicht angenommen.

- einem 16bit-Schieberegister, das die seriell eingeschriebenen Datenwörter DATA nach durchgeführter Formatkontrolle an das Auffangregister weiterleitet
- einer Frequenz-Phasen-Detektor-Schaltung, die mit Hilfe eines externen, als Integrator eingeschalteten Verstärkers, die Abstimmspannung erzeugt
- einer 13bit programmierbaren Teilerschaltung für die Referenzoszillatorfrequenz zum Erzeugen von vier verschiedenen Frequenzrastern
- einem Dekoder mit zwei Setzeingängen und Ausgängen zur Programmierung des Referenzteilers auf die Teilerverhältnisse 1 : 160; 1 : 400; 1 : 800; 1 : 8000
- einem Quarzoszillator zur Erzeugung der Oszillatorfrequenz mit einem entkoppelten Ausgang zur externen Verwendung der Oszillatorfrequenz
- je einem Pegelumsetzer für die Eingangssignale DATA, DLEN, CLCK und REFE; diese Eingänge können mit TTI-Signalen angesteuert werden




Bild 3: Blockschaltbild U 1056 D

#### Wirkungsweise des U 1056 D in der Abstimmschaltung

Im Fall der eingerasteten PLL-Schleife stimmen die durch den Referenzteiler geteilte 4 MHz-Quarzfrequenz und die durch den aus umschaltbarem Vorteiler, Swallow-Zähler und 10bit-Teiler geteilte Eingangsfrequenz (Cszillatorfrequenz des Empfängers) in Frequenz und Phase überein. Die Frequenz-Phasen-Detektor-Schaltung liefert am Ausgang LOC ein Signal, das diesen Zustand anzeigt, während die Abstimmausgänge FU und FDN inaktiv sind.

Soll auf eine andere, z. B. auf eine höhere Empfangsfrequenz abgestimmt werden, so ist die Teilerzahl des Eingangsfrequensteilers neu einzustellen. Das geschieht dadurch, daß auf dem Datenbug ein entsprechendes 17bit-Datenwort gesendet wird, das diese Daten enthält. Nachdem dieses Datenwort in das 16bit-Schieberegister eingeschrieben und von der Formatkontrollschaltung auf Gültigkeit geprüft wurde, liefert die Formatkontrollschaltung ein internes Datengültigkeitssignal, das synchron mit dem Ausgangssignal des Vorteilers die Übernahme des im

Schieberegister stehenden Datenwortes in das Auffangregister veranlaßt. Sobald der laufende Zählzyklus der Kombination Swallow-Zähler/10bit-Teiler beendet ist, erfolgt das Laden dieser Teilerkombination mit dem im Auffangregister stehenden neuen Datenwort, d. h. das Einstellen eines größeren Teilerverhältnisses. Da die Oszillatorfrequenz des Empfängers ihren Wert noch nicht verändert hat, liefert der Eingangsfrequenzteiler ein Signal mit niedriger Prequenz. Die Ausgangsimpulse von Referenzteiler und Eingangsfrequenzteiler treffen deshalb zu unterschiedlichen Zeitpunkten und in unterschiedlicher Anzahl auf die Prequenz-Phasen-Detektor-Schaltung. Da der Referenzteiler zum betrachteten Zeitpunkt das höherfrequente Signal liefert, ist der Ausgang FU (Nachstimmung für Frequenzerhöhung) insgesamt über einen längeren Zeitraum inaktiv als der Ausgang FDN (Nachstimmung für Frequenzverringerung). Im nachgeschalteten Loop-Filter wird mittels Integration eine Abstimmspannung für den Oszillator erzeugt, die die Oszillatorfrequenz erhöht. Das geschieht solange bis die Oszillatorfrequenz einen Wert erreicht hat, der die frequenz- und phasenrichtige Übereinstimmung der Signale am Eingang der Frequenz-Phasen-Datektor-Schaltung garantiert.

Das Teilerverhältnis n des Referenzteilers wird durch Daten am Eingang REFE und durch die Daten REFI des 17bit-Datenwortes bestimmt. Es ist in 4 Stufen einstellbar und bestimmt die Größe der Abstimmschritte  $\Delta f_{\min}$ , die bei Änderung des Teilerverhältnisses n des Eingangsfrequenzteilers erzeugt werden.

Der Referenzteiler läßt sich durch die Signale REFI und REFE auf folgende 4 Teilerverhältnisse einstellen:

Steuerbit REFI	Eingang REFE	Teilerverhältnis n	Abstimmschritte		
1	1	160	25 kHz		
1	0	400	10 kHz		
0	1	800	5 kHz		
0	0	8000	0,5 kHz		

(Die Abstimmschritte gelten für eine Oszillatorfrequenz von 4,0 MHz.)

### Dateneingabe (Eingang DLEN und DATA)

Die Schaltung verarbeitet serielle 17bit-Datenwerter die synchronisiert mit dem Systemtakt CLCK am Dateneingang DATA angeboten werden. Ein Befehl wird nur akzeptiert, wenn am Datenfreigabeeingang DLEN gleichzeitig H anliegt.




Bild 4: Impulsdiagramm der 17bit-Datenübertragung

Die Schaltung prüft sowohl das Startbit als auch die Wortlänge jeder auf dem Bus laufenden Übertragung. Ein gültiges Datenwort muß mit L-Pegel für das Startbit beginnen.

Das 17bit-Datenwort besteht aus einem Startbit, aus einem REFI-Steuerbit, welches in Kombination mit dem Signal REFE die Referenzfrequenz für den Af-Detektor vorgibt, und aus 15 bit
zur Vorgabe der Teilerzahl für den Eingangsteiler.

Die Übernahme der Schieberegisterinformation wie auch der Information REFE in das 17bit-Auffangregister erfolgt nur wenn ein FIN-Signal vorhanden ist.




Bild 5: Aufbau eines Datenwortes

#### Vorteiler-Steuerausgang CMOD

Der 5bit-Swallow-Zähler erzeugt abhängig vom empfangenen Datenwort ein Signal zum Einstellen des Vorteilers (L = kleinere Teilerzahl des Vorteilers; H = größere Teilerzahl des Vorteilers).

#### FDN, FU und LOC - Logikpegel

Die Frequenz-Phasen-Detektor-Schaltung liefert folgende Ausgangssignale:

- ein Signal LOC, das den eingerasteten Zustand der PLL\_Schleife anzeigt

LOC = L - nicht eingerastet

LOC = H - eingerastet

- ein Signal FDN, das die Notwendigkeit der Verringerung der Eingangsfrequenz anzeigt

FDN = L - aktiv

FDN = H - nicht aktiv

- ein Signal FU, das die Notwendigkeit der Vergrößerung der Eingangsfrequenz anzeigt

FU = L - nicht aktiv

FU = H - aktiv.




Bild 6:

### Grenzwerte

Kennwert	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	UDD	-0,3	11	v
Singangsspannung	uI	-0,3	uDD	v
Bingangsspannung für Bingänge mit Pegel- umsetzer	u_	-0,3	UDDI	Y
Eingangsstrom	III		10	mA
Strom von UDDI mach UD	D I		10	mA
Ausgangsstrom	Io		10	mA
Verlustleistung pro Ausgang	Po		100	mW
Verlustleistung pro Gehäuse	P <sub>tot</sub>		300	m.W
Betriebstemperatur	9.	0	70	°c
Lagerungstemperatur	Patg	-55	150	°c

Statische Kennwerte ( $v_{\rm DD}$  = 8 ... 10 V;  $v_{\rm R}$  = 25 °C, falls nicht anders angegeben)

Kennwert	Kursseichen	Mesbedingung	min.	typ.	max.	Einhei
Betriebsspannung	UDD		8	9	10	٧
	UDDI		4,5	5	5,5	A A
Ruhestrom	IDD	I <sub>O</sub> = 0 mA			100	/UA
Eingänge ohne Peg umsetser: FIR, QRZ	el-					
Eingangsspannung	r nIr		0		2,4	A
Eingangsspannung			U <sub>DD</sub> -2,4		UDD	V
Eingangsstrom L	-IIL	UT - O A	5.5		-1	MIL
Ringangsstrom H	IH	U_ = 10 V			1	JUA
Eingänge mit Pege umsetzern: DATA, DLEN, CLCK,						
Eingangsspannung	r nIr		0		o,2·UDDI	v v
Eingangsspannung	The second secon	Last sections	0,8+UppI		uDDI	V
Eingangsstrom L	-IIL	UT = 0 A	. DA . 075.54		1	/uA
Eingangsstrom H	IH	UI = UDD			1	JUA
Ausgang CMOD						
Ausgangsspannung	r nor	IOL = 5 mA			0,5	v
Ausgangsreststrom		U <sub>O</sub> = 10 ♥			20	MA

Kennwert	Kurzzeichen	Mesbedingung	min.	typ.	max.	Einheit
Ausgänge LOC, FU, F	DN					
Ausgangsspannung L	nor	$I_0 = 1 \text{ mA}$		100	0,5	V
Ausgangsspannung H	UOH	-I <sub>O</sub> = 1 mA	U <sub>DD</sub> - 0,5		50000	v
Ausgang OSC	8					
Ausgangsspannung L	UOL	$I_O = 1 \text{ mA}$	10.		1	v v
Ausgangsspannung H	UOH	$-I_0 = 1 \text{ mA}$	U <sub>DD</sub> - 1	*:		V
Ausgang CLO			4			
Ausgangsspannung L	UCL	$I_O = 4 \text{ mA}$	1		1	A A
Ausgangsspannung H	UOH	-I <sub>O</sub> = 1,2 mA	U <sub>DD</sub> - 1			V

<u>Dynamische Kennwerte</u> ( $\mathcal{J}_{a} = 25$  °C;  $U_{DD} = 8 \dots 10 \text{ V}$ )

Kennwert	Kurzzeichen	min.	typ.	max.	Einheit
Eingangsfrequenz 2 (Betriebsbed.)	) f <sub>I</sub>	#		4	MHz
Tastverhältnis 2	)	45		55	%
Ubergangszeiten H/L 2	) Z <sub>THL</sub>	5000		50	ns
L/H 2				50	ns
Eingangsfrequenz 3			62,5	100	kHz

- 2) Eingänge ohne Pegelumsetzer
- 3) Eingänge mit Pegelumsetzer

#### Internationaler Aquivalenztyp

SAA 1056 P

Valvo

Dieses Datenblatt gibt keine Auskunft über Liefermöglichkeiten und beinhaltet keine Verbindlichkeiten zur Produktion. Die gültige Vertragsunterlage beim Bezug der Bauelemente ist der Typstandard. Rechtsverbindlich ist jeweils die Auftragsbestätigung.

Änderungen im Zuge der technischen Weiterentwicklung vorbehalten.

Die Behandlungsvorschriften für MOS-Bauelemente sind unbedingt einzuhalten, da andernfalls eine Reklamation nicht anerkannt werden kann.

04/86



veb mikroelektronik ; karl marx ; erfurt stammbetrieb

DDR-5023 Erfurt, Rudolfstraße 47 Telefon 5 80, Telex 061 306

## elektronik export-import

Volkseigener Außenhandelsbetrieb der Deutschen Demokratischen Republik DDR - 1026 Berlin, Alexanderplatz 6 Telex: BLN 114721 elei, Telefon: 2180