

ZEISS

Schaltkreis

U 6548 DC

1/89 (44)

vorläufige technische Daten

Hersteller: VEB Forschungszentrum Mikroelektronik Dresden Betrieb des Kombinates VEB Carl Zeiss JENA

Schnelle statische 4-KBit-Schreib-Less-Speicher mit wahlfreiem Zugriff (sRAM)

Organisation

1024 x 4 Bit

Bidirektionale Datenein- und-ausgänge

Tristate-Ausgangsstufen

Ein- und Ausgänge TTL-kompatibel

Betriebsspannung

Ucc = 5 V ± 10%

Datenerhalt


bis UCCS = 2 V (Schlafzustand)

Technologie

CMOS-SGT

Bauform

Gehäuse A1HB nach TGL 26 713/02; Ausführung Plastgehäuse







Bild 1: Gehäuse

Masse ≦ 1.5 g

Der Schaltkreis U 6548 DC ist ein schneller statischer Schreib-Lese.-Speicher mit wahlfreiem Zugriff (sRAM) in der Organisationsform 1024 Worte x 4 Bit. Er ist für den Binsatz in Geräten der Datenverarbeitung, der Automatisierungstechnik und der kommerziellen Elektronik bestimmt.

Aufgrund der geringen Leistungsaufnahme ist er besonders für batteriegepufferte und tragbare Geräte geeignet.

Тур	CS-Zugriffsseit	Art		
U 6548 DC 20	20 na	(Selektionstyp)		
U 6548 DC 35	35 na	(Grundtyp)		






Bild 3: Blockschaltbild

Funktionsbeschreibung

Die Schaltkreise U 6548 DC bestehen aus folgenden Teilschaltungen:

- Adresseneingangsschaltung für 10 Adressenleitungen
- Speichermatrix mit 64 Zeilen und 64 Spelten
- Spaltendekoder mit 4 Schreib-/Leseverstärkern
- Zeilendekoder
- Taktsteuerung
- 4 bidirektionale Dateneinglinge/-ausgänge

Im Ruhezustand ($\overline{\text{CS}}$ = H) sind die Datenausgänge DQO bis DQ3 hochohmig. Die Auswahl des Schaltkreises erfolgt mit $\overline{\text{CS}}$ = L. Die Adressenbits zur Auswahl der 4 speziellen Speicherzellen werden von den Adresseneingängen AO bis A9 mit der H/L-Flanke von $\overline{\text{CS}}$ in das Adressenregister übernommen. Beim Schreiben ($\overline{\text{CS}}$ = L, $\overline{\text{WE}}$ = L) werden die Daten an DQO bis DQ3 in der LOW-Fhase von $\overline{\text{WE}}$ in die Speichermatrix eingeschrieben.

Beim Lesen (CS = L, WE = H) stehen die Daten der 4 ausgewählten Speicherzellen nach Ablauf der Zugriffszeit niederohmig an den Datenausgängen DQO bis DQ3 zur Verfügung.

Ein Schlafzustand ist während des Ruhezustandes durch Absenken der Betriebsspannung möglich. In diesem Schlafzustand (2 V < $U_{\rm CC}$ < 4.5 V) muß der Schaltkreis durch $\overline{\rm CS}$ = H inaktiviert werden. Nach Beendigung des Schlafzustandes bei $U_{\rm CC}$ > 4.5 V ist für die internen Vorladungen die Einhaltung der Zeit $t_{\rm UHCL}$ notwendig.

Alle Ein- und Ausgänge sind TTL-kompatibel.

Zeitdiagramme (siehe Bild 4, Bild 5, Bild 6, Bild 7)

Signale	Flanken
A - Adresseneingang	H - Übergang nach H
D - Dateneingang .	L - Übergang nach L
Q - Datenausgang	V - Übergang in gültigen Zustand
C - Chipaktivierung	X - Übergang in ungültigen oder beliebigen Zustand
W - Schreib-Lese-Steuerung	Z - Übergang in hochohmigen Zustand

Plankenanstiegs- und Plankenabfellzeiten: $t_{THImax} = t_{TLHmax} = 2$ ns, gemessen zwischen $U_{IL} = 0.8$ V und $U_{IH} = (U_{IHmin} - 0.2)$ V.

Grenzwerte

		Kurzzeichen	min.	mex.	Einheit	
Betriebsspannung		nca	-0,5	7	v	
Spenmung en allen Fin- und Ausgängen	,	u, uo-	-0,5	. 7	v	
Gesamtverlust- leistung	200	P _{tot}		0,5	w .	
Umgebungstemperatur		A. B.	0 -	70	o _C	

Betriebsbedingungen

Alle Spannungen sind auf $U_{\rm SS}$ = 0 V (Masse) zu beziehen. Die Behandlungsvorschriften für MOS-Schaltkreise sind einzuhalten.

	Kurszeichen	U 6548 DC35		U 6548	DC20 max.	Einheit	
Betrieosspannung	u _{cc}	4,5	5,5	4,5	5,5	٧	6 5
Betriebsspannung im Schlafzustand	Uccs	2		2		v	
L-Eingangsspannung	UIL	-0,3.	0,8	-0,3	0,8	V	1)
H-Eingangsspannung	U _{IH}	2,2	U _{CC} +0,5	2,2	U _{CC} +0,5	ν	2)
Umgebungstemperatur	rg.	0	70	0	70	°0	
CS-L-Impulsdauer	tclch	35	-	20	1 4 5	ns	
CS-H-Impulsdauer	tCHCL	15	-	10		. ns	
CS-L-Impulsdauer	tclcH2	70		40	-	ns	3)
Adressenvorhaltezeit	tAVCL]						
Adressenhaltezeit	tclax }	10	-	5		ns	
WE-L-Impulsdauer	twlwh)						
WE-Impulsvorhalte- zeit	twich		Te or				
WE-Impulshaltezeit	t _{CLWH}	35	4.	20		ns	
Datenvorhaltezeit gegenüber WE	‡DVWH			3 300			
Datenvorhaltezeit gegenüber CS	t _{DVCH}						
Datenhalteze1t	twHDZ			*			1
Schreib-Lese-Abstand	t _{WHCL}						
Lese-Schreib-Abstand	t _{QVWL}	0	-	0	5,4%	ns	8
Datenverzögerung zu WE	t _{WLDV}						•
WE-Vorhalt	twici						
WE-Nachlauf	t _{CHWH}						
Zykluszeit	tclcl	50	-	30	-	ns	
	tCLCL2	85	-	50	-	ns	3)
Zeit von Chipinakti- vierung bis Schlafzu- stand	tchuL	0	-	0	-	ns	4)
Erholzeit nach Schlaf- zustand	tunci	tCHCL .	2	t _{CHCL}		ns	5)

¹⁾ Finmelige Unterschreitung bis -2 V für die Dauer von 10 ns innerhalb einer Zykluszeit ist zu-lässig. 2) Zusatzbedingung für U 6548 DC35: (UCC - UIH) max = 2,8 V

³⁾Gilt nur für kombinierten Lese-Schreib-Zýklus

Kenngrößen

Die Kenngrößen in der folgenden Tabelle gelten für die vorher genannten Betriebsbedingungen, wenn nicht anders angegeben.

Alle Spannungen sind auf $U_{SS} = 0$ V (Masse) zu beziehen.

	Kurzzeichen U 6548 DC35			U 6548 D	020	Einheit		
		min.	max.	min.	max.			
Stromaufnahme im Ruhe- zustand	ICCR	-	50	-	50	/uA		
U _{IL} = U _{SS}								
nIH = nCC		,						
$v_{cc} = 5.5 \text{ V}$		- "		100				
Eingengsleckstrom	ILI	-1	1	-1	1	/uA		
U _{IL} = U _{SS}								
UIH = UCC								
U _{CC} = 5,5 V								
L-Ausgangsspannung	UOL .		0,4		0.4	Tr.		
U _{CC} = 4,5 V	-01		0,4	0. 200	0,4	· ·		
$I_{OL} = 8 \text{ mA}$								
H-Ausgangsspannung								
U _{CC} = 4,5 V	n ^{OH}	2,4	-	2,4	-	У		
I _{OH} = -4 mA				× , , , ,		-		
CS-Zugriffszeit	tCLQV	-	35	-	20	ns		
Stromaufnahme im Schlafzustand	I _{ccs}	-	10	-	10	/UA		
U _{CC} = 3 V				10.0				
U _{IL} = U _{SS}	1 1							
UIH = UCC								
Dynamiache Stromauf- nahme bei 10 MHz	Icco	-	20	-	50	mA		
U _{CC} = 5 V								
für CS: U _{IL} = U _{SS}								
U _{IH} = U _{CC}					0			
Eingangskapazität	è,	-	- 5		5	pF		
		250				pr		
Verzögerungszeit CS/Ausgang hochohmig UCC = 5 V	tCHQZ	0	15	0	10	ns		
U _{IL} = U _{SS}				100				
U _{IH} = U _{CC}				3 79.				
in oc		(*)						
Verzögerungszeit WE/Ausgang hochohmig Ucc = 5 V, UIH = Ucc	t _{WLQZ}	0	15	0	10	ns		
U _{IL} = U _{SS}							*	

 $^{^{4)}}$ UL - Absinken der Betriebsspannung

^{5)&}lt;sub>UH</sub> - Ansteigen der Betriebsspannung




Bild 4: Lesezyklus (WB = H)




Bild 5: Schreibzyklus (WE = L)




Bild 6: Schlafzustand




Bild 7: Lese-/Schreibsyklus

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können däraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Änderungen im Sinne des technischen Fortschritts sind vorbehalten.



Herausgeber.

veb applikationszentrum elektronik berlin im veb kombinet mikroelektronik

Mainzer Straße 25 Berlin, 1035

Telefon: 5 80 05 21, Telex: 011 2981 .011 3055