

Information



U 7660 DC, U 7660 DG

2/88 (13)

vorläufige technische Daten

Hersteller: VEB Halbleiterwerk Frankfurt (O.)


Monolithischer CMOS-Spannungswandler

Der U 7660 DC/DG ist in der Lage, mit einer Beschaltung von nur 2 Kondensatoren eine Eingangsspannung von +2 V bis +10 V in eine negative Spannung von -2 V bis -10 V umzusetzen. Für Eingangsspannungen von mehr als 6,5 V wird eine zusätzliche Diode am Ausgang benötigt. Die Oszillatorfrequenz ohne externe Beschaltung beträgt bei $U_{CC} = 5$ V ca. 10 kHz. An Anschluß 2 (C^+) und Anschluß 4 (C^-) liegt die halbe Oszillatorfrequenz. Durch die Beschaltung des Oszillatoreingang (Anschluß 7) mit einer zusätzlichen Kapazität kann diese Frequenz herabgesetzt werden. Darüber hinaus besteht die Möglichkeit, durch Anlegen eines externen Taktes am Anschluß 7 den internen Oszillator zu übersteuern.

TGL: 45025

Bauform: 8 poliges DIL-Plastgehäuse nach TGL 26 713

Rastermaß: 2,5 mm



Masse: $\leq 1,5$ g

Anschluß	Belegung
1 -	nicht belegt
2 -	positiver Anschluß d. Kondensators C_I
3 -	Masse
4 -	negativer Anschluß d. Kondensators C_I
5 -	Ausgang
6 -	LV
7 -	Oszillatoreingang
8 -	Betriebsspannung U_{CC}

Bild 1: Gehäuse und Abmessungen

Auf dem Chip des U 7660 DC/DG sind ein Gleichspannungsstabilisator, ein RC-Oszillator, ein Teiler, vier Leistungs-MOS-Transistoren und eine Logikschaltung integriert. Die Logikschaltung erfaßt die negative Spannung am Bauelement und sichert, daß die Substrate der n-Kanal-MOS-Transistoren mit der notwendigen Sperrspannung betrieben werden. Dadurch wird ein "Latch-up" vermieden.




Bild 2: Blockschaltbild

Prinzip der Spannungsverdopplung

Der ideale Spannungsverdoppler besteht aus den Schaltern S1 - S4 sowie aus den Kondensatoren C1 und C2. Die Schalterpaare S1/S3 sowie S2/S4 werden über den Inverter gegenphasig angesteuert.

In der ersten Phase des Zyklus werden S1 und S3 geschlossen. Dadurch wird der Kondensator C1 auf die Eingangsspannung U_e aufgeladen. In der nächsten Phase sind S1 und S3 geöffnet und stattdessen S2 und S4 geschlossen. Damit wird die positive Elektrode des Kondensators C1 geerdet und die negative Elektrode mit C2 verbunden. Es erfolgt ein Ladungstransfer von C1 nach C2, so daß sich eine negative Spannung an C2 ergibt (siehe Bild 9).

Grenzwerte

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	U_{CC}	0	10,5	V
zulässige Dauer des Ausgangskurzschlußstromes ¹⁾ bei $U_{CC} \leq 5,5$ V	I_{OS}	-	unbegrenzt	
Verlustleistung ²⁾	P_{tot}	-	300	mW
Oszillator Eingangsspannung ³⁾ für $U_{CC} < 5,5$ V		-0,3	$U_{CC} + 0,3$	V
für $U_{CC} > 5,5$ V		$U_{CC} - 5,5$ V	$U_{CC} + 0,3$	V

Anschluß LV bei $U_{CC} > 5,5$ V muß offen bleiben.

1) Kurzschlüsse sind bei Betriebsspannungen über 5,5 V zu vermeiden.

2) Die zulässige Verlustleistung sinkt linear bei $\theta_A > 50$ °C mit 5,5 mW/K.

3) Die Verbindung eines Anschlusses mit einer Spannung größer $U_{CC} + 0,3$ V oder kleiner Masse -0,3 V kann einen das Bauelement zerstörenden "Latch-up" verursachen. Spannungen dürfen erst an den Eingängen angelegt werden, nachdem die Betriebsspannung anliegt.

Betriebsbedingungen

	Kurz- zeichen	min.	max.	Einheit	Bedingungen
Betriebsspannung	U_{CC}	3,5 3,5 2,0	10 6,5 4	V V V	LV offen, mit VD am Ausgang ¹⁾ LV offen, ohne VD am Ausgang ¹⁾ LV an Masse, ohne VD am Aus- gang ¹⁾
Umgebungstemperatur- bereich	ϑ_a				
U 7660 DC		0	+70	$^{\circ}\text{C}$	
U 7660 DG		-25	+85	$^{\circ}\text{C}$	

¹⁾ siehe Meßschaltung (Bild 10)

Kenngrößen ($\vartheta_a = 25^{\circ}\text{C}$, $C_1 = C_2 = 10 \mu\text{F}$) ¹⁾

	Kurz- zeichen	min.	typ.	max.	Einheit	Bedingungen
Stromaufnahme	I_{CC}	-	110	500	μA	$R_L = \infty$ $U_{CC} = 5 \text{ V}$ LV offen
Ausgangswiderstand	R_O ²⁾					$I_O = 20 \text{ mA}$
U 7660 DC		-	55	100	Ω	$U_{CC} = 5 \text{ V}$
U 7660 DG		-	55	90	Ω	LV offen
U 7660 DC		-		300	Ω	$I_O = 3 \text{ mA}$
U 7660 DG		-		250	Ω	$U_{CC} = 2 \text{ V}$
Spannungsumsetzungs- wirkungsgrad	η_u ³⁾	97	99,9	-	%	$R_L = \infty$ $U_{CC} = 5 \text{ V}$ LV offen
Leistungswirkungsgrad	η_{PW} ⁴⁾	87	95	-	%	$I_O = 2 \text{ mA}$ $U_{CC} = 5 \text{ V}$ LV offen

¹⁾ Die durch den Meßaufbau bedingte Kapazität des Anschlusses 7 beträgt $5 \text{ pF} \pm 20 \%$

$$2) R_O = \frac{U_{CC} - |U_O|}{|I_O|}$$

$$3) \eta_u = \frac{|U_O|}{U_{CC}} \cdot 100 \%$$

$$4) \eta_{PW} = \frac{I_O \cdot U_L}{(I_{CC} + I_O) \cdot U_{CC}} \cdot 100 \%$$




Bild 3: Ausgangsspannung
als Funktion des
Ausgangsstromes

Grundsätzliche applikative Hinweise

- 1) Die maximale Betriebsspannung darf nicht überschritten werden.
- 2) Zur Überbrückung des internen Spannungsstabilisators ist es zweckmäßig den Anschluß 6 (LV) bei niedrigen Eingangsspannungen im Bereich von 2 V bis 3,5 V mit Anschluß 3 (M) zu verbinden.
- 3) Bei Eingangsspannungen von mehr als 4 V muß der Anschluß 6 (LV) unbeschaltet bleiben, um "Latch-up" zu vermeiden.
- 4) Bei Eingangsspannungen über 6,5 V muß die Diode VD eingesetzt werden. Die Ausgangsspannung reduziert sich damit um den Betrag der Flußspannung der Diode. Es wird deshalb der Einsatz von Dioden mit kleiner Flußspannung empfohlen.
- 5) Kurzschlüsse zwischen Eingang und Ausgang sind für Eingangsspannungen von mehr als 5,5 V unbedingt zu vermeiden.
- 6) Es wird der Einsatz reststromarmer Kondensatoren zur Erhöhung des Wirkungsgrades und zur Minimierung des Innenwiderstandes empfohlen.

Applikationsbeispiele U 7660 DC/DG




Bild 4: Einfacher Spannungsinverter

- Betriebsspannungsbereich $U_{CC} = 2 \text{ V} \dots 10 \text{ V}$
- $U_O = -U_{CC}$ für $U_{CC} = 2 \text{ V} \dots < 6,5 \text{ V}$
- $U_O = -(U_{CC} - U_{FVD})$ für $U_{CC} = 6,5 \text{ V} \dots 10 \text{ V}$





Bild 5: Parallelschalten von n U 7660

- Für jeden U 7660 DC/DG ist ein eigener Pumpkondensator vorzusehen, während der Speicherkondensator nur einmal für alle Schaltkreise (IS) vorhanden ist.
- Der Ausgangswiderstand reduziert sich auf:

$$R_O \approx \frac{R_O \text{ (von einem IS)}}{n \text{ (Anzahl der parallel geschalteten IS)}}$$

Bild 6: Kaskadierung
von U 7660 DC/DG

- $U_0 = -n \cdot U_{CC}$ für $2 \text{ V} \leq U_{CC} \leq 6,5 \text{ V}$
- $U_0 = -n \cdot (U_{CC} - U_{FD})$ für $6,5 \text{ V} \leq U_{CC} \leq 10 \text{ V}$
- $R_{Oresult} \approx \frac{n}{1} R_{Oeinzel}$ (result. Ausgangswiderstand)
- praktische Grenze der Kaskadierung liegt bei 10 Schaltkreisen (für kleine Last)
- die maximale Spannung ($U_{CC} = 10 \text{ V}$) darf bei keinem Bauelement überschritten werden.




Bild 7: Positive Spannungsvervielfachung




Bild 8: Negative Versorgungsspannung kombiniert mit positiver Spannungsvervielfachung

$$U_{01} = U_{CC} - U_{FVD}$$

$$U_{02} = 2U_{CC} - U_{FVD1} - U_{FVD2}$$




Bild 9: Prinzip der Spannungsverdopplung




Bild 10: Meßschaltung

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können daraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Änderungen im Sinne des technischen Fortschritts sind vorbehalten.

RFT

Herausgeber:
vab applikationszentrum elektronik berlin
im vab kombinat mikroelektronik

Mainzer Straße 25
Berlin, 1035
Telefon: 5 80 05 21, Telex: 011 2981 011 3055